| 字段 | 字段内容 |
|---|---|
| 001 | 01h0249369 |
| 005 | 20091204111537.0 |
| 010 | $a: 978-7-121-08947-3$d: CNY32.00 |
| 100 | $a: 20090724d2009 em y0chiy50 ea |
| 101 | $a: chi$c: eng |
| 102 | $a: CN$b: 110000 |
| 105 | $a: ak a 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL数字设计与综合$A: verilog hdl shu zi she ji yu zong he$d: Verilog HDL$e: a guide to digital design and synthesis$f: (美) Samir Palnitkar著$g: 夏宇闻, 胡燕祥, 刁岚松等译$z: eng |
| 210 | $a: 北京$c: 电子工业出版社$d: 2009 |
| 215 | $a: 306页$c: 图$d: 26cm |
| 225 | $a: 国外电子与通信教材系列$A: guo wai dian zi yu tong xin jiao cai xi lie |
| 305 | $a: 据原书第2版译出 |
| 306 | $a: 本书中文简体字版专有出版权由Pearson Education (培生教育出版集团) 授权出版 |
| 314 | $a: CIP题责任者汉译姓: 帕尔尼卡 |
| 320 | $a: 有书目 |
| 330 | $a: 本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。 |
| 410 | $1: 2001 $a: 国外电子与通信教材系列 |
| 510 | $a: Verilog HDL: a guide to digital design and synthesis$z: eng |
| 606 | $a: 硬件描述语言$x: 程序设计$j: 教材 |
| 610 | $a: Verilog HDL |
| 690 | $a: TP312VH$v: 4 |
| 701 | $c: (美)$a: 帕尔尼卡$A: pa er ni ka$g: (Palnitkar, Samir)$4: 著 |
| 702 | $a: 刁岚松$A: diao lan song$4: 译 |
| 801 | $a: CN$b: FZULIB$c: 20091204 |
| 905 | $d: TP312VH$r: CNY32.00 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第1549131位用户访问本系统